This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- . TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT.
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

WEST

End of Result Set

Generate Collection

L7: Entry 1 of 1

File: JPAB

Mar 16, 1990

PUB-NO: JP402077127A

DOCUMENT-IDENTIFIER: JP 02077127 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: March 16, 1990

INVENTOR-INFORMATION:

NAME

COUNTRY

SASAKI, MASAYOSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SONY CORP

APPL-NO: JP63229273

APPL-DATE: September 13, 1988

US-CL-CURRENT: 438/FOR.158; 438/439, 438/766

INT-CL (IPC): HOIL 21/314; HOIL 21/90

ABSTRACT:

PURPOSE: To reduce a parasitic capacitance by lowering the permittivity of an insulating film, or to enable the miniaturization of a device by thinning the insulating film in the case of equal parasitic capacitance by a method wherein fluorine-containing silicon oxide is used as the insulating film.

CONSTITUTION: An SiN film 12 of 2000Å thick is formed on an element forming region of an Si substrate 11, and an LOCOS oxide film 13 of 3000Å thick is formed by LOCOS oxidation. Next, before the SiN film 12 is eliminated, F+ ion 11 accelerated up to 60keV is implanted in the whole surface of the Si substrate 11, until the surface density becomes about 1x1015∼1x1016atoms.cm-2. As a result, fluorine distributes in the LOCOS oxide film 13, and the permittivity thereof is lowered by introducing fluorine in this manner.

COPYRIGHT: (C) 1990, JPO&Japio

⑲ 日本国特許庁(JP)

11)特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-77127

⑤Int.Cl.⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)3月16日

H 01 L 21/314 21/90

A 6824-5F K 6824-5F

審査請求 未請求 請求項の数 1 (全3頁)

会発明の名称 半導体装置

②特 願 昭63-229273

20出 願 昭63(1988) 9月13日

⑩発明者 佐々木 正義

東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑪出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

⑩代理 人 弁理士 土屋 勝

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

フッ素を含有するシリコン酸化物を絶縁膜とし ている半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、索子間分離や層間絶縁等のために絶 縁膜を用いている半導体装置に関するものである。

(発明の概要)

本発明は、上記の様な半導体装置において、フッ素を含有するシリコン酸化物を絶縁膜とすることによって、寄生容量が少ないか、同等の寄生容量であれば絶縁膜が薄くて装置が微細である様にしたものである。

〔従来の技術〕

半導体装置の素子間分離膜や層間絶縁膜等としては、シリコン酸化物が従来から多く用いられている。

例えば、素子間分離膜として最も一般的なLOCOS酸化膜は、Siを熱酸化して得られるSiOzである。また、多結晶Si配線と A e 配線との間の層間絶縁膜としては、SiHa等の熱分解反応によって得られるSiOzやこれにリンを添加したPSC等がある。

これらの膜は、緻密性、絶縁性、安定性等に優れているために、半導体装置に広く用いられている。

(発明が解決しようとする課題)

ところで、半導体装置の微細化が進むに連れて、 絶縁膜の膜厚も薄くしたいという要求が強まって いる。

ところが、SiOzやPSCの比誘電率は約3.9 と 固定の値であり、膜厚を薄くすると、配線間の寄 生容量が大きくなり、また寄生トランジスタの関 値低減や信号のクロストーク増大等の問題も生じ る。

しかし、シリコン酸化物に代わり得る良質で低 誘電率の絶縁材料も得られていなかった。

(課題を解決するための手段)

本発明による半導体装置は、フッ素14を含有するシリコン酸化物13、18を絶縁膜としている。

(作用)

本発明による半導体装置では、フッ素を含有していないシリコン酸化物を絶縁膜としているものに比べて、絶縁膜13、18の誘電率が低い。

(実施例)

以下、本発明の第1~第3実施例を、第1図及び第2図を参照しながら説明する。

第1A図は、素子間分離膜としてのLOCOS 酸化

当然のことながら、1×10^{1*}原子^{ca-3}程度より も多い量のフッ素を導入する必要がある。

第2図は、層間絶縁膜がフッ素を含有している 第2実施例を示している。

この様な第2実施例を製造するには、Si基板1 1の表面のゲート酸化膜15上に第1層目の多結 品Si層からなるゲート電極16をパターニングし、 更にイオン注入を行ってソース・ドレイン領域1 7を形成する。但し、ここまでは従来公知の方法 で行える。

次に、SiOzをCVDでSi基板11上に堆積させるが、この時、反応系にSiF4系のガスを導入することによって、フッ素を含有しているSiOzから成る層間絶縁膜18を形成する。

その後、 A & の蒸着及びパターニングを行って、 層間絶縁膜 1 8 上に A & 配線 1 9 を形成する。

この第2実施例では、ファ素を含有しているSi 0xから層間絡縁膜18が成っているので、この層 間絶縁膜18の誘電率が低い。従って、 A&配線 19、層間絶縁膜18、及びゲート電極16によ 膜がフッ素を含有している第1実施例を示してい る

この様な第1実施例を製造するには、Si基板11の素子形成領域上に厚さ2000AのSiN膜12を形成し、LOCOS酸化を行って厚さ3000AのLOCOS酸化膜13を形成する。但し、ここまでは徙来公知の方法で行える。

次に、SiN膜12を除去する前に、60 keV まで加速した F・イオン14を1×10 '5~1×10 '6~1×10 '5~1×10 '4原子cm-2程度の面密度となるまでSi基板11の全面へイオン注入する。

この結果、LOCOS 酸化膜 1 3 では第 1 B 図に示す様にフッ素が分布するが、この様なフッ素の導入によってLOCOS 酸化膜 1 3 の誘電率が低下し、フッ素を含有していない 3 1 0 0 ~ 3 5 0 0 人程度の厚さのLOCOS 酸化膜と同等の電気容量しか有しないことが判明した。

なお、フッ素の導入量が1×10¹¹原子cm⁻³程 度以下では誘電率を低下させる効果がないことも 判明した。従って、誘電率を低下させるためには、

る寄生容量が小さい。

次に、第3実施例を説明する。この第3実施例 も第2図に示した第2実施例と同様の構成を有し ているが、層間絶縁膜18の形成に際しては、ま ず純粋なSiO*のみをCVDで堆積させる。

その後、例えばWP。を分解してフッ素を含有するクングステン膜をSiOx膜上に堆積させ、900 で、30分間程度の熱処理を行う。すると、この 熱処理によってタングステン膜中のフッ素がSiOx 膜中へ拡散する。

従って、第2実施例と同様に、フッ素を含有しているSiOzから成る層間絶縁膜が形成される。タングステン膜は、その後、エッチングによって除去する。

なお、以上の第1~第3実施例では何れもS10x にフッ素を含有させたが、リンやボロンやヒ素等 の不純物を含むSi0xであるPSC、BSC、AsS G等にフッ素を含有させてもよい。

(発明の効果)

本発明による半導体装置では、絶縁膜の誘電率 が低いので、寄生容量が少ないか、同等の寄生容 量であれば絶縁膜が薄くて装置が微細である。

4. 図面の簡単な説明

第1A図及び第2図は本発明の夫々第1及び第 2実施例の側断面図、第1B図は第1実施例にお けるフッ素の分布を示すグラフである。

なお図面に用いた符号において、

1 3 ……Locos 酸化膜 1 4 ……F・イオン 1 8 ……層間絶縁膜

である。

代理人 土屋 勝



